zpy329 2008-9-21 23:51
存储技术将何去何从？
[font=微软雅黑]闪存的等比例缩小很快就将遇到物理壁垒。目前正在研究的替代方案包括基于氮化物的结构、相变存储器、铁电RAM、磁性RAM和新的电阻翻转存储结构。[/font]
--------------------------------------------------------------------------------
目前有几种技术正在竞逐一块比整个半导体市场增长更快的份额，即由快速增长的移动存储需求所驱动的非易失性存储器（NVM）市场。比EEPROM等早期技术成本低得多的闪存，是目前当仁不让的NVM技术霸主。除了经济上的优势外，它还具备高的存储密度和读取访问速度以及电可擦写性。
在2000年，采用NOR Flash技术来存储应用程序代码的手机带来了闪存领域的第一波爆炸性增长。而我们正在见证着NAND Flash技术所主导的第二波成长浪潮。NAND Flash技术使得需要更高存储密度的应用，比如数码相机、数码录像机、MP3播放器、U盘和记忆棒等各种闪存卡产品得以实现。通过提供已量产的高达数 GB的存储芯片，NAND Flash毫无争议地在存储密度的竞赛中遥遥领先，而且看起来它至少还将领跑到2010年。
然而，随着闪存以每年2倍的惊人速度等比例缩小，它的传统浮栅结构将很快撞上物理壁垒。众多可供选择的存储器结构开始浮出水面，期望能够从快速增长的NVM市场中分一杯羹。然而，闪存销售的巨大利润足以支撑更大规模的RD来实现下一代的闪存技术。创新性的解决方案，如多级编程、引入高k材料和电荷捕获层等，将很可能进一步地扩展闪存的发展路线图。它们为摩尔定律继续进军32和22nm节点保驾护航。同时，其它的候选NVM结构，不管是逐渐演化的还是革命性的，都正在被仔细地研究，以期最终满足对存储器永无止境的要求：更大的存储容量、更好的系统性能、更低的功耗、更小的形状因子、更低的成本和更长的数据保持时间。
在本文中，我们将首先讨论NAND和NOR闪存技术，重点是那些限制它们等比例缩小的因素；然后是一些研究热门的NVM替代方案，包括基于氮化物的结构、相变存储器（PCRAM）、铁电RAM（FeRAM）、磁性RAM（MRAM）和新的电阻翻转存储结构；我们将指出那些帮助或制约它们成为潜在主流 NVM技术的各种因素。
[b][font=Impact][size=4]NAND和NOR闪存：等比例缩小问题[/size] [/font][/b]
NOR类型的闪存是实现鲁棒的代码存储的上佳选择（图1上）。以较复杂的技术为代价，它的体系结构允许其进行快速随机读取访问。通过沟道热电子注入经过一层相对较厚的隧道氧化层（约10nm），编程操作可在约10ms内完成；而擦除操作需要借助Fowler-Nordheim 隧穿机制，将电子从浮栅隧穿到沟道，约需时0.5 s。NOR闪存的典型工作电压是±8 V，存储单元的典型尺寸约为10F2，其中F是该技术的特征尺寸。而NAND闪存的构造（图1下）允许更小的单元尺寸（约4 F2），因为它的阵列结构中包含最少数量的接触。此外，因为存储单元可以利用Fowler-Nordheim隧穿在两个方向上（写入和擦除）进行编程，相比于NOR型它的沟道长度可以更容易地等比例缩短。这种构造的缺点在于：工作电压更高（达18V），隧道氧化层较薄（约7.5nm），编程时间长（约 300ms）和随机读取访问速度慢（约1ms）。由于集成度高、价格便宜，NAND闪存是高密度数据存储应用的技术选择。
[img=170,507]http://lh3.ggpht.com/qshangwu/SNZmHuy-XrI/AAAAAAAAABM/JlK2RzUJUQQ/s800/01.gif[/img]
隧道氧化层和编程/擦除电压是等比例缩小的主要障碍。尤其是对于NAND结构，如果不牺牲可靠性，隧道氧化层就不可能进一步减薄。规避这个问题的一种方法是将在高k材料用作隧道层和两层多晶硅栅之间的介质层（多晶硅间介质层）。最近，我们使用HfAlO作为多晶硅间介质层，取得了非常好的结果。凭借较高的 k值和较低的泄漏电流，在快速演化的闪存舞台上，这种材料的前途非常被看好。
进一步的等比例缩小需要采用多级方案，即通过编程到四个不同的层，而使得一个物理单元内可以存储两个比特。然而在45 nm以下，开始出现近邻存储单元之间的静电干扰，这对于多级结构尤其严重。这个问题可以通过转换到基于氮化物（或者其它的陷阱层）的电荷捕获结构加以解决。
最后还要注意的是，对于各种嵌入式NVM解决方案必须做出不同的选择，因为存储器的覆盖区域在很大程度上取决于外设（由于高的编程/擦除电压）和集成成本，而不是简单地由存储单元尺寸所决定。另外，嵌入式闪存技术需要适应具体的应用需求，常常会导致不同的单元类型和制程。一个实例是专门为嵌入式应用而发展起来的分裂栅结构（如图2），它的编程操作通过高效的靠近源极一侧的热载流子注入机制来完成，而擦除操作则由电子从浮栅隧穿到结或顶栅来实现。
[img=220,170]http://lh6.ggpht.com/qshangwu/SNZmH7kYKLI/AAAAAAAAABU/Vp8DFNz8fV8/s400/02.gif[/img]
[b][font=Impact][size=4]电荷捕获：显而易见的竞争者[/size][/font][/b]
当常规浮栅单元的等比例缩小变得越来越困难时，其它NVM结构的机会来了。今天，最显而易见的替代方案无疑就是基于纳米晶体或氮化物的电荷捕获层。这些结构（图3）不存在静电干扰问题。同时，常规浮栅单元对于局部隧道氧化层缺陷的高敏感性—未来该层等比例缩小的主要限制—可以通过把电荷散布到捕获媒介中而加以避免。对于纳米晶体层，因为纳米晶体的分布不连续，注入到该层的电荷就会被陷于相邻的纳米晶体之间。这会导致阈值电压窗口的上移。然而，增加纳米晶体的密度的同时，也会增大电荷从一个存储点渗透到另一个的风险，进而威胁到局部电荷捕获存储技术的主要优势。与此不同，氮化物层能够拥有足够高的陷阱密度而不会出现这种渗透问题（图3）。
[img=167,157]http://lh5.ggpht.com/qshangwu/SNZmH6QHdhI/AAAAAAAAABc/8JWslQl88pQ/s400/03.gif[/img]
近来，随着双比特氮化物单元（通常被称作NROM）的出现，基于氮化物的存储器重新引起人们的巨大关注。这种存储器结构在沟道相对的两头各存储一个比特，根据成本和可能达到的存储密度，它为多级浮栅技术提供了可行的替代方案。但是从等比例缩小的眼光来看，双比特之间可能出现的干扰将会阻止沟道长度更进一步的缩小。这是非常基本的物理限制，而且在不远的将来（亚100nm）就需要折衷考虑存储单元尺寸和读出电流值。此外，在氮化物层中同时存在的电子和空穴会导致许多可靠性问题，比如经过多次擦写周期后的有限电荷保持能力，在大规模存储器阵列中这并不容易得到解决。
现在看来最容易等比例缩小的器件似乎是常规SONOS单元，它通过电子在沟道与氮化物存储层之间的来回隧穿来实现编程和擦除。我们正在研究一种结合使用high-k顶层电介质层和多级编程方案的新型SONOS单元结构。这项研究的目的是开发出这样一种单元，它有着与常规SONOS类似的耐久性，但是数据保持能力更优越，驱动电流更高。这种结构能够为32和22 nm甚至更小的技术节点铺平道路。
[b][font=Impact][size=4]新兴的非易失性存储技术[/size][/font][/b]
近十年来，多种基于不同结构和材料的可选择储存器技术的研究相当活跃，而且最近几年，这些技术的数目大为增加。
一开始，储存技术发展主要着重于对嵌入式存储器应用性能的提升、EEPROM的潜在替代者和嵌入式闪存。我们希望能够用一种新的“通用存储器（UM）”技术来替代所有的嵌入式存储器，包括SRAM和DRAM缓存。在这方面，第一个广泛被研究的存储技术是FeRAM。FeRAM利用铁电电容的极化方向来存储数据，而且可以通过电场来使极化方向翻转。低压、低功耗和快速写入特性，加上高可靠性（例如：耐久性>1012个周期），使得它成为便携式系统和智能卡的理想存储技术；FeRAM的规格与理想的UM最为接近。然而，除了由铁电和电极材料造成的制程整合复杂度很高以外，FeRAM的主要问题在于很难等比例缩小，因为它的信号是基于电容电荷的，而电容电荷会随技术节点一起减小，从而导致灵敏度的损失。制作3D电容可以解决这个问题，但是制程复杂度似乎又限制了它的发展。所以FeRAM技术在100nm以下不具有可缩小性。现有的产品及其继续的开发（在130nm技术中达到了64Mb，一个特征单元面积是15 F2）能使FeRAM在一些缝隙市场中生存，但是它明显缺乏可缩小性，不可能成为主流（嵌入式）NVM技术。
MRAM是另一种可供选择的技术，它受到追捧的主要原因是实现超快翻转的潜力和事实上无限的可重复擦写周期数。而且这种结构是以磁性结器件的可变磁致电阻特性为基础，而不靠电荷来工作，所以信号将不再是等比例缩小的障碍。MRAM因此曾被认为是一种极好的亚100nm节点UM技术。然而，MRAM也存在许多问题，例如半选择干扰和产生翻转磁场所需的高编程电流（几个mA），翻转场强并不随特征尺寸而缩小等。最小单元尺寸受到这些问题的严重影响（据报道在130 nm节点时约为30-40F2）。一些新的进展如自旋矩传输翻转（spin-torque-transfer-switching，通过使电流流过隧道结器件来进行翻转）也许可以解决主要的MRAM问题，但仍需要被证实。在那之前，嵌入式MRAM只能找到一些缝隙应用，即同时要求类SRAM的快速纳秒级翻转和非易失性的场合。"
这些实例说明，简单的制程技术和单元可缩小性是任何想成为主流的NVM技术所迫切需要的（甚至比优良的工作特性更重要）—不仅对于分立应用（这时单元面积是最重要的，因为需要很高的存储密度），而且嵌入式存储也是如此（必须与快速等比例缩小的标准CMOS制程兼容）。最近对于PCRAM技术的研究发现它符合这两个特性，即相对容易的制程兼容性和优异的可缩小性。
PCRAM是基于电阻的存储器，其中电阻由硫族化物材料制成，借助于焦耳热，它可被熔化并紧接着淬火形成高阻的无定形相，或者被加热到低于熔点的温度而结晶形成低阻的晶体相（图4）。虽然用于加热到熔点的电流还是相对较大（典型值为0.5 mA），但与MRAM不同，加热电流可以随单元尺寸而等比例缩小。虽然PCRAM的速度和耐久性等工作特性不符合UM的要求，但仍然比闪存的相关性能要好。PCRAM可以实现面积仅为10F2或更小的单元，使其成为NOR闪存的一个强大的竞争者。未来的单元尺寸预期能够等比例缩小到25nm节点以下，而到那时，NAND和NOR闪存预计将会面临严重的等比例缩小障碍。因为这个优势，并结合多级操作的潜力，PCROM甚至可能成为NAND闪存技术的有力竞争者。对于PCRAM的极大关注使其在目前正被开发的所有可选存储技术中名列前茅（90nm技术的512Mb PCRAM已见报道）。
[img=291,272]http://lh5.ggpht.com/qshangwu/SNZmH2pfY9I/AAAAAAAAABk/ecFRqBb-FxY/s400/04.jpg[/img]
NVM不断增加的重要性和需求，以及现有标准闪存技术有限的性能提高潜力和预计的等比例缩小问题，将继续推动新的存储结构和材料的开发。近几年的一个关注焦点是可用于电阻型RAM（RRAM）的材料系统，RRAM通过电场来实现存储状态的翻转。一些正被研究的材料系统展现出良好的应用前景,使未来的存储器既具有PCRAM的主要优点（易集成性和很好的可缩小性），还具备快速低电流翻转等更好的性能。无数种不同的材料系统解决方案（甚至包括有机和分子材料系统）被提出来，其中最突出的候选技术是基于可编程金属化单元（PMC）的导电桥接RAM（CBRAM）（图5），和利用二元氧化物来实现导电性翻转的氧化物RRAM（OxRRAM）。然而这些结构大都还处于早期研发阶段，仍需要进一步理解它们的物理机制来实现其未来的可扩展性。此外，还需要进一步验证它们的可靠性和易集成性。
[img=293,239]http://lh3.ggpht.com/qshangwu/SNZmIOA0LcI/AAAAAAAAABs/KNwHqwy8AaQ/s400/05.jpg[/img]
[b][font=微软雅黑][size=5]结论[/size][/font][/b]
各种时髦的移动多媒体应用所需的数据存储容量不断增大，驱使业界投入巨大的资源来进行NVM技术的开发和等比例缩小。今天的主流NVM技术是闪存，这种状态还将持续到45 nm节点。正在研究数种方法以应对最重要的闪存问题—等比例缩小困难。高k材料和电荷捕获层的引入有望将闪存的发展路线图推进到32和22nm技术节点。同时，已经或者正在积极地研究多种可选的存储技术，以同时用于分立和嵌入式存储应用。它们必须满足严格的制程兼容性条件，并具备良好的可扩展性，才有可能成为主流技术。此外，它们还要与先进闪存技术的开发展开竞争，而后者仍是研发的重点。因此，它们中的一部分，比如FeRAM，将止步于缝隙的应用，而无法完全替代闪存。
基于电阻的PCRAM是排位最靠前的、正被开发的替代存储器结构，并有可能最终成为NOR和NAND闪存的共同竞争者。最新的RRAM结构可能凭借其优异的特性来提升PCRAM的性能。然而，这些技术还处在幼年期，需要进一步的研究来验证它们的集成性、可缩小性和可靠性等。
－－－－－－－－－－－－－－－－－－－－－－－－
以上内容转贴自“半导体技术天地”
一棵大树 2008-9-22 10:32
太专业了，看不懂啊！偶就希望，将来的本本能存储海量信息。海量：一生都不用担心空间不够用。
J3-灯塔 2008-9-22 11:14
确实过于专业了点啊
其实只想了解如果技术发生什么改变的话，对我们个人用户有什么影响？
在线客服(1)